home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / sys / amiga / programmer / 6475 < prev    next >
Encoding:
Internet Message Format  |  1996-08-05  |  2.9 KB
  1. Path: w254zrz.zrz.TU-Berlin.DE!rawneiha
  2. From: rawneiha@w254zrz.zrz.TU-Berlin.DE (Philipp Boerker)
  3. Newsgroups: comp.sys.amiga.programmer
  4. Subject: Re: Processors
  5. Date: 28 Mar 1996 14:28:40 GMT
  6. Organization: Technical University Berlin, Germany
  7. Message-ID: <4je7mo$o6a@brachio.zrz.TU-Berlin.DE>
  8. References: <4iri6d$lim@columba.udac.uu.se> <1665.6656T1237T1226@teclink.net> <4j5rm3$cq9@brachio.zrz.TU-Berlin.DE> <2862.6660T1334T2954@teclink.net>
  9. NNTP-Posting-Host: w254zrz.zrz.tu-berlin.de
  10.  
  11. rad@teclink.net (rad) writes:
  12.  
  13.  
  14. >>No, there is no double clock, there is only a clock, that is delayed half a
  15. >>cycle. The fractional cycle is only a timing problem that needs the second
  16. >>clock for handling! Believe me!
  17.  
  18. >Ok, you're going to make this difficult.  First from the 68040 User's manual
  19. >MC68040UM/AD Rev. 1 Page 5-2 to 5-3 Table 5-1 "Signal Index":
  20.  
  21. >signal name  Mnemonic Function
  22. >Bus Clock    BCLK     Clock input used to derive all bus signal timing
  23. >Processor Cl PCLK     Clock input used for internal logic timing.  The PCLK
  24. >                        frequency is exactly 2x the BCLK frequency.
  25.  
  26. >I refered to the PCLK as the "double" clock since the term would be more
  27. >meaningful to those not familiar with the data-book.  The CPU speed rating is
  28. >the rated BCLK frequency.  Therefor there IS a clock at twice this frequency.
  29.  
  30. Have you ever (really) looked inside a computer? There is one oszillator
  31. in it (a small metal 'box'). The frequency of this oscillator is written on
  32. top of it. The number on it is the highest frequency that is used in the whole
  33. system. Note: it is possible to half the frequency of a oscillator but it is
  34. *impossible* to double it without having an oszillator at a higher frequency!
  35. This means that the 40 MHz on this oscillator IS the doubled clock, and it
  36. is halfed (on the board) for the bus (20 MHz = very reasonable busclock compared to 
  37. a 40 MHz bus). The 040 delays this 40 MHz clock for half a cycle and uses the 2nd
  38. clock for the mentioned timing problems in the 040 FPU.
  39.  
  40.  
  41. >There however is no mention in the user's manual of a clock delayed half a
  42. >cycle.  Perhaps you could give a reference for this?
  43.  
  44. As you mentioned it is only a *user* (that is a person who wants to build
  45. a computer with that chip) manual and therfor no inside information are
  46. given.
  47.  
  48.  
  49. >I would like to know
  50. >how exactly integer and fraction cycle instructions can occur simultaneously
  51. >without effectively operating at the double clock frequency?
  52.  
  53. Every single transistor that is `passed` by the clock-voltage delays the signal
  54. for a very short time. Since that signal (not only the clock but also the 
  55. computations) pass a lot of transistors in the FPU (that is usually at least as big
  56. as the whole rest of the CPU = many,many transistors) it can happen that your result 
  57. will be late for some time - round that up to .5 cycles and you know where the 
  58. fractional cycle comes from.
  59.  
  60.  
  61. Do you believe me now ?
  62.  
  63. Greets,
  64. Phil.
  65. grond/matrix
  66.